|
Функциональная организация и система команд процессора |
p align="left">Перечень логических условий таблица 3|
X | Логическое условие | x | Логическое условие | | X1 | PSW (63) | X19 | SB | | X2 | СЧАК (0: 5) =0 | X20 | DS | | X3 | ТП | X21 | SA+A (0) | | X4 | СЧАК (22) | X22 | PA=0 | | X5 | Z (16: 17) | X23 | A (8: 11) =0 | | X6 | Z (0: 1) =0 | X24 | MA=0 | | X7 | ZOП | X25 | PSW (39) | | X8 | КОП=1216 | X26 | КОП=8216 | | X9 | R1 (0) +R1 (3) | X27 | B2=0 | | X10 | R2 (0) +R2 (3) | X28 | B2 (3) | | X11 | A (1: 31) | X29 | A (29: 30) =0 | | X12 | A (0) | X30 | A (0: 5) | | X13 | A (0: 7) | X31 | КОП=9416 | | X14 | БР (0: 1) =0 | X32 | B1=0 | | X15 | КОП=0A16 | X33 | B1 (30 | | X16 | Z (1: 7) >PA | X34 | A (30) | | X17 | PB - PA=0 | X35 | A (31) | | X18 | SA | | | | | 4. Синтез управляющего автоматаДля синтеза управляющего автомата было получено следующее задание: управляющий автомат должен иметь одно поле Логических условий - Х, один укороченный адрес - А и поля Yi для микроопераций.4.1 Разметка граф схемыРазметка осуществляется следующим образом: операционный блок и логическое условие представляются одним состоянием - Pi, где i изменяется от 0 до 50 (по заданию). Если между операционным блоком и логическим условием есть разветвления, то операционный блок и логическое условие размечаются как два различных состояния - Рi и Pi+1 соответственно.Разметка ограничена количеством состояний (по заданию) - их должно быть 50. На размеченной ГСА все микрокоманды заменены на yi, а логические условия на xi. полученная ГСА изображена в приложении 1.4.2 Разбиение микроопераций по полям и кодирование логических условийПринцип разбиения заключается в следующем: yi расположенные в одном операционном блоке записываются в разные поля. Поэтому количество полей в данном примере равно 5. В каждом поле включается микрооперация y0 (отсутствие микроопераций в состоянии). В таблице 4 показано разбиение по полям и кодировка yi.Разбиение по полям таблица 4|
| Y1 | | | Y2 | | | Y3 | | | Y4 | | | Y5 | | | | Операция | Код | | Операция | Код | | Операция | Код | | Операция | Код | | Операция | Код | | | Y0 | 0000 | | Y0 | 0000 | | Y0 | 000 | | Y0 | 000 | | Y0 | 000 | | | Y7 | 0001 | | Y6 | 0001 | | Y10 | 001 | | Y11 | 001 | | Y12 | 001 | | | Y1 | 0010 | | Y4 | 0010 | | Y8 | 010 | | Y15 | 010 | | Y21 | 010 | | | Y2 | 0011 | | Y9 | 0011 | | Y13 | 011 | | Y14 | 011 | | Y31 | 011 | | | Y3 | 0100 | | Y18 | 0100 | | Y26 | 100 | | Y17 | 100 | | Y29 | 100 | | | Y5 | 0101 | | Y22 | 0101 | | Y36 | 101 | | Y20 | 101 | | Y43 | 101 | | | Y19 | 0110 | | Y38 | 0110 | | Y32 | 110 | | Y27 | 110 | | Y46 | 110 | | | Y28 | 0111 | | Y47 | 0111 | | | | | Y30 | 111 | | | | | | Y24 | 1000 | | Y41 | 1000 | | | | | | | | | | | | Y25 | 1001 | | Y44 | 1001 | | | | | | | | | | | | Y35 | 1010 | | Y23 | 1010 | | | | | | | | | | | | Y37 | 1011 | | Y40 | 1011 | | | | | | | | | | | | Y39 | 1100 | | Y45 | 1100 | | | | | | | | | | | | Y33 | 1101 | | Y16 | 1101 | | | | | | | | | | | | Y43 | 1110 | | | | | | | | | | | | | | |
В выбранном нами участке схемы применяются лишь 20-ть логических условий. В таблице 5 представлена их кодировка, где добавлены сигналы "1" и "0". Логические условия таблица5 |
X | Код | X | Код | x | Код | | “0” | 00000 | X8 | 01000 | X16 | 10000 | | X1 | 00001 | X9 | 01001 | X17 | 10001 | | X2 | 00010 | X10 | 01010 | X18 | 10010 | | X3 | 00011 | X11 | 01011 | X19 | 10011 | | X4 | 00100 | X12 | 01100 | X20 | 10100 | | X5 | 00101 | X13 | 01101 | “1” | 11111 | | X6 | 00110 | X14 | 01110 | | | | X7 | 00111 | X15 | 01111 | | | | | 4.3 Прошивка МПЗУДля прошивки МПЗУ необходимо подсчитать, сколько разрядов надо выделить для РАМК. У нас 50 состояний и возможно появится пару БП, поэтому n =] ln2 (60) [=6. В поле команды адрес укорочен на один бит: А (0: 4). После того как мы разбили микрооперации на поля и закодировали логические условия, команда имеет следующий вид: 0 3 7 10 13 16 21 26 Прошивка МПЗУ производится по следующим правилам. 1) Если в состоянии Рi есть операционный блок и (или) логическое условие, то их коды вписываются в соответствующие поля. 2) Поле А - это укороченное значение РАМК на 1 бит. В нем указывается адрес перехода по "0", укороченный на единицу, на следующее состояние. 3) Последний бит адреса равен значению Xi, поэтому за состоянием, куда мы переходим по "0", должно следовать состояние, куда мы переходим по "1". Если такие состояния уже описаны, то записываем безусловный переход. 4) При отсутствии в состоянии логического условия, последний бит адреса кодируется "0" либо "1", в зависимости от того где мы разместили следующее состояние.
Страницы: 1, 2, 3, 4
|
|
|
© 2003-2013
Рефераты бесплатно, курсовые, рефераты биология, большая бибилиотека рефератов, дипломы, научные работы, рефераты право, рефераты, рефераты скачать, рефераты литература, курсовые работы, реферат, доклады, рефераты медицина, рефераты на тему, сочинения, реферат бесплатно, рефераты авиация, рефераты психология, рефераты математика, рефераты кулинария, рефераты логистика, рефераты анатомия, рефераты маркетинг, рефераты релиния, рефераты социология, рефераты менеджемент. |
|
|